DIMM ウィキペディア
DIMM（Dual Inline Memory Module）はSDRAMチップを搭載したメモリ専用の基板である。搭載されるSDRAMチップに依存し多種のDIMM規格が存在しており、JEDEC (Joint Electron Device Engineering Council)で標準化が行われる。
基本的にDIMMインタフェースはアドレス、データ、制御信号からなっており、一般的にPC用は64bitデータのDIMMが使用されるが、高信頼性が求められるサーバではECC 8bitを付加した72bitデータのDIMMが使用される。
DIMMの形態は大きく分けてUnbuffered DIMM、Buffered (Registered) DIMM、Fully Buffered DIMM (FBDIMM)の3種類が存在し、それぞれアクセスタイミング、インタフェースが異なり、互換性は無い。
Unbuffered DIMM
チップセットからのアドレス、制御、データ信号が直接DIMM基板上のSDRAMチップに分配接続される形態のDIMM。
アドレス、制御信号がDIMM上の全てのSDRAMチップに分配されるため、電気的負荷が大きい。例えば 4bit SDRAMチップが搭載されたDIMMの場合、アドレス線は16個のチップに分配されることになる。このためUnbuffered DIMMは、チップセットに多量に接続することは出来ず、専ら大容量メモリを必要としないPC/ワークステーション向けに使用されている。
Buffered DIMM
アドレス、制御信号を一旦DIMM基板上のバッファで受けてから各SDRAMチップに分配接続する形態のDIMM。Registered DIMMとも。
バッファの存在により、アドレス、制御信号の電気的負荷は1 DIMMあたり1負荷となり、チップセットに多量のDIMMが接続可能となる。ほとんどのサーバはこのBuffered DIMMを使用する。なお、一旦バッファで受けることから、Unbuffered DIMMとアクセスタイミングが異なる。例えばリードの際は、実際にSDRAMチップへ通知されるアドレス、制御信号がバッファにより1クロック遅れることから、見かけ上DIMMからのデータの出力がUnbuffered DIMMと比べて1クロック遅くなる。
DDR2, DDR3 とSDRAMチップが高速化するにあたり、データ信号側の電気的負荷やノイズ耐性が問題化しており、多量のDIMMを接続することが難しくなってきている。
Fully Buffered DIMM (FBDIMM)
アドレス、データ、制御信号の全てを一旦DIMM基板上のAMB (high-speed Advanced Memory Buffer)と呼ばれるバッファで受ける形態のDIMM。チップセットとは、シリアルに似た少ピンの高速インタフェースで接続される。また従来の全DIMMが共有接続されるバス形態から、デイジーチェーンの様なPoint-to-Point接続となっている。
従来のDIMMに比べチップセット側の信号数が大幅に減っており、アドレス、制御、ライトデータ用に10信号、リードデータ用に14信号(双方とも差動信号のため実際は2倍の信号線)を使用し、3.2～4.0GHzで駆動される。一見PCI Expressの様なシリアル転送を束ねた形に近いが、各信号にクロックは重畳されておらず、8b/10bなども使用されていない。ライト/リード方向で信号数が違うのは、実際のサーバ使用においては、ライトに比べリードの比率が圧倒的に高いため非対称となっている。
AMBはチップセット側インタフェース、後続DIMM側インタフェース、および自DIMM基板上のSDRAMと接続されるインタフェースと、3本のインタフェースを有しており、チップセット側から信号を受け、自DIMMがターゲットではない場合は後続DIMMに信号を転送し、デイジーチェーンの形で1チャネルあたり最大8枚のDIMMと接続することが可能となっている。 このため、遠いDIMMにアクセスするとその分データが返って来る時間が遅くなる。